La complessita' dei circuiti integrati VLSI attualmente disponibili rende necessario il ricorso a tecniche di "progettazione assistita da calcolatore" (computer-aided design o CAD) in ogni fase del progetto e, in particolare, per il progetto fisico (layout). Nel metodo di progettazione a macrocelle, la complessita' del progetto viene gestita tramite una decomposizione gerarchica del circuito da realizzare. Cio' richiede la disponibilita' di strumenti automatici che, ad ogni livello gerarchico, consentano la generazione di celle base e la interconnessione delle celle tra di loro. In questo lavoro verranno descritte le problematiche relative alla generazione di celle e alla loro interconnessione nella progettazione di circuiti VLSI. In particolare, verra' considerata in dettaglio la generazione di celle simboliche in logica non regolare, descrivendone le principali strategie utilizzabili e una loro implementazione.