CINECA IRIS Institutional Research Information System
IRIS è la soluzione IT che facilita la raccolta e la gestione dei dati relativi alle attività e ai prodotti della ricerca. Fornisce a ricercatori, amministratori e valutatori gli strumenti per monitorare i risultati della ricerca, aumentarne la visibilità e allocare in modo efficace le risorse disponibili.
EnglishLa complessita' dei circuiti integrati VLSI attualmente disponibili rende necessario il ricorso a tecniche di "progettazione assistita da calcolatore" (computer-aided design o CAD) in ogni fase del progetto e, in particolare, per il progetto fisico (layout). Nel metodo di progettazione a macrocelle, la complessita' del progetto viene gestita tramite una decomposizione gerarchica del circuito da realizzare. Cio' richiede la disponibilita' di strumenti automatici che, ad ogni livello gerarchico, consentano la generazione di celle base e la interconnessione delle celle tra di loro. In questo lavoro verranno descritte le problematiche relative alla generazione di celle e alla loro interconnessione nella progettazione di circuiti VLSI. In particolare, verra' considerata in dettaglio la generazione di celle simboliche in logica non regolare, descrivendone le principali strategie utilizzabili e una loro implementazione.
Generazione e Interconnessione di Celle Logiche per Applicazioni Specifiche in Tecnologia VLSI / BISIO G.M.; CAVIGLIA D.D.; F. CURATELLI. - STAMPA. - 1(1989), pp. 157-168.
Scheda prodotto non validato
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo
| Titolo: | Generazione e Interconnessione di Celle Logiche per Applicazioni Specifiche in Tecnologia VLSI | |
| Autori: | ||
| Data di pubblicazione: | 1989 | |
| Rivista: | ||
| Citazione: | Generazione e Interconnessione di Celle Logiche per Applicazioni Specifiche in Tecnologia VLSI / BISIO G.M.; CAVIGLIA D.D.; F. CURATELLI. - STAMPA. - 1(1989), pp. 157-168. | |
| Abstract: | La complessita' dei circuiti integrati VLSI attualmente disponibili rende necessario il ricorso a tecniche di "progettazione assistita da calcolatore" (computer-aided design o CAD) in ogni fase del progetto e, in particolare, per il progetto fisico (layout). Nel metodo di progettazione a macrocelle, la complessita' del progetto viene gestita tramite una decomposizione gerarchica del circuito da realizzare. Cio' richiede la disponibilita' di strumenti automatici che, ad ogni livello gerarchico, consentano la generazione di celle base e la interconnessione delle celle tra di loro. In questo lavoro verranno descritte le problematiche relative alla generazione di celle e alla loro interconnessione nella progettazione di circuiti VLSI. In particolare, verra' considerata in dettaglio la generazione di celle simboliche in logica non regolare, descrivendone le principali strategie utilizzabili e una loro implementazione. | |
| Handle: | http://hdl.handle.net/11567/184584 | |
| Appare nelle tipologie: | 01.01 - Articolo su rivista |
File in questo prodotto:
Copyright © 2022