System-Level Modeling of an ATM Node in VHDL / CORNERO M; MARCHESE M; CHIRICO M; F. CURATELLI. - STAMPA. - (1994), pp. 41-51. ((Intervento presentato al convegno Fall'94 Meeting of the VHDL Forum for CAD in Europe tenutosi a Grenoble, France nel September 1994.
Scheda prodotto non validato
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo
Titolo: | System-Level Modeling of an ATM Node in VHDL | |
Autori: | ||
Data di pubblicazione: | 1994 | |
Handle: | http://hdl.handle.net/11567/202166 | |
Appare nelle tipologie: | 04.01 - Contributo in atti di convegno |
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.