Viene presentata lo struttura generale di un sistema per lo sintesi strutturale, insieme agli aspetti principali che lo caratterizzano. In particolare viene discussa anche lo realizzazione di tecniche di ottimizzazione comuni, come l'espansione dei cicli, lo valutazione di espressioni costanti e altre ancora. Queste tecniche di ottimizzazione vengono applicate per lo sintesi di circuiti DSP di alta qualità utilizzati per lo generazione di codici di controllo degli errori (codici lineari a blocchi e codici ciclici) a partire dalla loro descrizione comportamentale VHDL.
Strategie per la Sintesi da Descrizione VHDL di Circuiti per l'Elaborazione di Segnali
CURATELLI, FRANCESCO;
1992-01-01
Abstract
Viene presentata lo struttura generale di un sistema per lo sintesi strutturale, insieme agli aspetti principali che lo caratterizzano. In particolare viene discussa anche lo realizzazione di tecniche di ottimizzazione comuni, come l'espansione dei cicli, lo valutazione di espressioni costanti e altre ancora. Queste tecniche di ottimizzazione vengono applicate per lo sintesi di circuiti DSP di alta qualità utilizzati per lo generazione di codici di controllo degli errori (codici lineari a blocchi e codici ciclici) a partire dalla loro descrizione comportamentale VHDL.
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
