Sfoglia per Autore

opzioni
Mostrati risultati da 1 a 20 di 148
Titolo Data di pubblicazione Autore(i) File
CAD Model for Threshold and Subthreshold Conduction in Short channel MOSFET’s 1-gen-1981 P., Antognetti; Caviglia, Daniele; E., Profumo
Arbitrary Waveform Generator" 1-gen-1982 Caviglia, Daniele; DE GLORIA, Alessandro; Donzellini, Giuliano; Ponta, Domenico
Automated Analysis of Living Cells Through the Quantitative Use of Automated Phase Contrast Microscopy 1-gen-1982 Beltrame, Francesco; B., Bianco; Caviglia, Daniele; A., Chiabrera; M., Grattarola; G., Parodi; Ponta, Domenico; R., Vivian
CAD Model for Threshold and Subthreshold Conduction in MOSFET’s 1-gen-1982 P., Antognetti; Caviglia, Daniele; E., Profumo
Design and Construction of an Arbitrary Waveform Generator 1-gen-1983 Caviglia, Daniele; DE GLORIA, Alessandro; Donzellini, Giuliano; Parodi, Giancarlo; Ponta, Domenico
VLSI implementation of a fast arbiter for multiprocessor systems 1-gen-1983 P., Antognetti; Caviglia, Daniele; DE GLORIA, Alessandro; A., Giordano; T., Vernazza
DERECK: un Efficiente Verificatore di Layout 1-gen-1986 Caviglia, Daniele; Curatelli, Francesco; Zunino, D; Raimondo, M; Bisio, G. M.
About folded-PLA area and folding evaluation 1-gen-1987 Caviglia, Daniele; V., Piuri; M., Santomauro
Layout Synthesis Strategies in Silicon Compilation 1-gen-1987 BISIO G., M; Caviglia, Daniele; Curatelli, Francesco
La Progettazione di Strumenti CAD: Nuove Metodologie e Applicazioni 1-gen-1987 BISIO G., M; Caviglia, Daniele; Curatelli, Francesco; DI ZITTI, E; Marchesi, M; Traverso, P.
A Symbolic Cell Synthesizer for CMOS IC Design 1-gen-1988 Costa, R; Curatelli, Francesco; Caviglia, Daniele; Bisio, G. M.
Neural Algorithms for Cell Placement in VLSI Design 1-gen-1989 Caviglia, Daniele; BISIO G., M; Curatelli, Francesco; Giovannacci, L; Raffo, L.
Automatic Generation of Symbolic Cells from a Net-List Description 1-gen-1989 Costa, R; Curatelli, Francesco; Caviglia, Daniele; Bisio, G. M.
A Digitally Controlled Oscillator Based On Controlled Phase Shifting 1-gen-1989 Caviglia, Daniele; Donzellini, Giuliano; Parodi, Giancarlo; Ponta, Domenico; P., Repetto
Simulating Neural Algorithms on Concurrent Architectures 1-gen-1989 Caviglia, Daniele; DI ZITTI, Ermanno; Bisio, Giacomo; Parodi, Giancarlo
Simulation of Neural Networks for the Resolution of Optimization Problems 1-gen-1989 BISIO G., M; Caviglia, Daniele; Chirico, M; Curatelli, Francesco; Valle, Maurizio
Generazione e Interconnessione di Celle Logiche per Applicazioni Specifiche in Tecnologia VLSI 1-gen-1989 Bisio, G. M.; Caviglia, Daniele; Curatelli, Francesco
A Digital Controlled Oscillator Based on Controlled Phase Shifting 1-gen-1989 Donzellini, Giuliano; Caviglia, Daniele; Parodi, Giancarlo; Ponta, Domenico; P., Repetto
CMOS Circuit Design of a Programmable Neural Net Classifier of Exclusive Classes 1-gen-1989 Caviglia, Daniele; Bisio, Giacomo; P., Daglio; Valle, Maurizio
Pre-Placement of VLSI Blocks through Learning Neural Networks 1-gen-1990 Caviglia, Daniele; BISIO G., M; Curatelli, Francesco; Giovannacci, L; Raffo, L.
Mostrati risultati da 1 a 20 di 148
Legenda icone

  •  file ad accesso aperto
  •  file disponibili sulla rete interna
  •  file disponibili agli utenti autorizzati
  •  file disponibili solo agli amministratori
  •  file sotto embargo
  •  nessun file disponibile